Low-K(低介電值)與封裝面臨的挑戰
摘要
為降低R(電阻)C(電容)延遲,增加元件速度,從0.13微米製程起,採用銅製程、Low-K材料成為必要技術,但Low-K的機械強度較差、熱膨脹係數較高,不同溫度的製程對金屬內連線產生的熱應力,可能會引發後段封裝連線製程失敗,Flip Chip、Gold Ball Bonding、Aluminum Wedge Bonding在未來都可能為Porous Ultra Low-K材料銅雙嵌刻製程封裝解決方案。
為降低R(電阻)C(電容)延遲,增加元件速度,從0.13微米製程起,採用銅製程、Low-K材料成為必要技術,但Low-K的機械強度較差、熱膨脹係數較高,不同溫度的製程對金屬內連線產生的熱應力,可能會引發後段封裝連線製程失敗,Flip Chip、Gold Ball Bonding、Aluminum Wedge Bonding在未來都可能為Porous Ultra Low-K材料銅雙嵌刻製程封裝解決方案。
© 2024 拓墣科技 及/或 集邦科技 版權所有