2020-10-12 拓墣產業研究院

小晶片架構對晶片功能的成本降幅預估

圖表資料 IC製造與封測

意見反映字體大小小中大

摘要

摩爾定律過去曾被認為在5nm或3nm節點將面臨物理限制，奈米節點微縮技術雖已有突破，但從延續摩爾定律的定義分析，單位電晶體成本下降趨勢自28nm後開始出現偏差，必須找到修正方法，不論是增加電晶體數目，抑或降低單個電晶體製造成本，先進封裝技術著眼於同質或異質整合的概念框架，使用小晶片(Chiplet or Partitioned Chip)設計架構，以2D、2.5D或3D堆疊方式獲得實現。此外，晶圓級系統封裝具有降低成本與開發時間優勢，為晶圓代工廠商提供切入先進封裝契機，更一舉讓掌握整合先進製程與先進封裝技術的廠商位居市場上領先位置。

請輸入您的會員帳號與密碼，即可瀏覽全文

帳號

密碼

會員專屬

您好，該資料屬會員權益方可瀏覽，您需成為會員且購買此產業項目權限才可觀看，詳細說明如下：

拓墣產業研究院之「產業資料庫」為付費的會員服務，若您尚未具備會員身份，歡迎您申請加入或是與我們的客服聯絡瞭解。
若您所屬公司機關已具有拓墣會員身份，並且設定予貴公司人員線上申請，請先行移至「申請會員帳號」填寫申請資料後送出，我們會儘快為您審核辦理。若未開放線上申請，請您詢問貴公司的承辦連絡人處理，謝謝。
由於貴公司無採購此產業項目，因此您將無法瀏覽此篇文章，欲查詢貴公司所購買的產業項目明細，請至「會員權益」查詢，謝謝。