建立可測試化的3D IC流程
摘要
3D IC制定目前看來以JEDEC較為完善,但仍非面面俱到。台積電經過5年的發展欲完備其CoWoS系統,雖有首顆2.5D晶片量產,但目前仍僅做到Mid-End部分。為了使堆疊後的良率上升,設計可測試化的3D IC流程勢在必行;MBIST/LBIST的優點為降低測試時間及成本,當2.5D/3D IC市場開始放量時,會對測試設備廠如愛德萬、泰瑞達等有負面影響。
3D IC制定目前看來以JEDEC較為完善,但仍非面面俱到。台積電經過5年的發展欲完備其CoWoS系統,雖有首顆2.5D晶片量產,但目前仍僅做到Mid-End部分。為了使堆疊後的良率上升,設計可測試化的3D IC流程勢在必行;MBIST/LBIST的優點為降低測試時間及成本,當2.5D/3D IC市場開始放量時,會對測試設備廠如愛德萬、泰瑞達等有負面影響。
© 2024 拓墣科技 及/或 集邦科技 版權所有